基于FPGA的移位寄存器流水线结构FFT处理器设计与实现【ag体育平台】

By admin in 科技 on 2021年2月10日

官方平台

ag体育平台-慢傅里叶变换广泛应用于雷达、通信和电子对抗中。近年来,随着现场可编程门阵列(FPGA)的快速发展,与DSP技术相比,FPGA由于其分段的信号处理结构,需要局限于高速信号处理系统。

因为Altera等公司开发的FFTIP内核价格便宜,不适合大规模应用。在特定领域,设计适合自己领域的FFT处理器,是一种更为实用和自由的选择。本文设计的FFT处理器,基于FPGA技术,采用移位寄存器流水线结构,构造两路数据同时输出。与传统级联结构相比,提高了蝶形运算单元的运算效率,增加了输入延迟,减少了芯片资源的使用。

在正交频分复用系统的实际应用中,由于可以使用慢傅里叶变换,并且可以方便快捷地构造调制和调制,结合多输入多输出技术设计的快速傅立叶变换处理器结构可以很好地应用于双天线多输入多输出正交频分复用系统。1 FFT处理的应用及DIFFFT算法示意图1。得出了快速傅立叶变换在双天线多输入多输出正交频分复用系统中的应用。

慢傅里叶变换算法基本上分为两类:时域提取(DIT)和频域提取(DIF)。这里设计的FFT处理器使用的是En -2DIF算法。

对于N点序列x(n),傅里叶变换将x(N)分为上下两部分,得到N点的两个DFT分为N/2点的两个DFT,划分方法是根据序号K的奇和极值来分离x(k).这样划分,直到得到两点的DFT。DIF法设计的FFT输出为正序,根据奇偶分离,输入为反序。2移位寄存器流水线结构的FFT在传统流水线结构的FFT中,所有数据必须输出到寄存器后才能开始蝶形运算。在basic -2DIF算法中,可以发现当前n/2个数据传入寄存器后,可以开始运算,然后传来的第n/21个数据和寄存器中的第一个数据进行蝶式运算,以此类推。

由于采用了频域提取法,不需要对输出数据进行反转,修改了地址控制。因此,第一个n/2数据可以被依次传送到移位寄存器,并且第一个数据可以被传送到移位寄存器以参与在n/2l时刻的操作。与传统的RAM读取模式相比,使用移位寄存器的集成存储器结构仅次于500MHz的工作频率,远高于166MHz的RAM模式。

当数据被一个接一个地移入移位寄存器时,空白位不会频繁出现在移位寄存器中。此时,引入第二通道数据,当第一通道数据依次移入展开蝶式计算时,第二通道数据依次填充到移位寄存器的空白位,从而为运算做好规划。通过这样一种类似乒乓操作器的结构,蝶形运算模块中的数据可以连续输出,运算效率超过100%。

与传统的乒乓运算符结构不同,由于用于移位寄存器,所以不需要两个RAM块,可以节省一半的寄存器。图2示出了256点快速傅立叶变换处理器的第一级结构。基于以上基本原理,将这种移位寄存器结构扩展到整个FFT系统的各个层次,可以发现各个层次使用的移位寄存器数量都在不断增加。

现在用在一个8分结构中来展开解释。如图3的右图所示,数据从输出1和输出2传输到第一级。通过电源扩展门控控制。因为是N=8的运算,所以每一级都要再加一次4级、2级、1级的移位寄存器。

操作过程分两种方式说明:当K1触摸方位时,第一路数据传送到移位寄存器,第一路的前四路数据在4级移位寄存器兑现后,第一路传送的第五路数据和移位寄存器传送的第一路数据进行蝶形运算。由于输入结果有两个路径,第二阶段是四点DFT,路上输入结果x0(0) x0(4)和第一阶段类似,所以需要在下一阶段收银机套现,规划四点操作,然后下一阶段输入在第二阶段sh套现
因此,第一级蝶形运算的前n/4=2被转移到下一级寄存器,下一级输入的数据依次在该级的移位寄存器中兑现。当第一级输入前的n/4=两个数据x0(0) x0(4)和x0(1) x0(5)在第二级移位寄存器中为现金时,可以在此之后开始操作,当电源K2触到位置时,第一级输入的数据x0(2) x0(6)为第一级和第二级移位寄存器输入的第三个数据。在该操作过程中,第一级的第二级移位寄存器被移动到通过将现金顺序移位到第二级移位寄存器中而产生的空白位中。

两个时钟后,第一级输入的四个数据的蝶式运算已经完成,K2触到方位。在接下来的两个时钟中,第一级的两级移位寄存器的输入与第二级的两级移位寄存器的输入数据执行蝶形运算,即,第一级的四个数据输入的蝶形运算已经完成。此时,对于第一阶段操作之后的第一个输入数据,所有蝶式操作都已在第二阶段完成。第二阶段的输入结果与第一阶段相同。

蝶式运算的前n/8=1输入转移到下一级寄存器,后一级数据必须转移到后一级进行扩展计算,下一级输入的数据在这一级的移位寄存器中兑现。第三级的操作类似于第二级和第一级,即迁移第一级寄存器的数据,同时将下一个数据转移到下一级寄存器的空白位,然后将电源转到方位,转移下一个输入数据。

对于数据的第二通道,由电源控制。在第二阶段,当对第一通道和第一阶段的输入数据执行蝶式操作时,寄存器的空白位被迁移以制定操作计划。

因为前一级的运算周期是后一级的两倍,所以数据仍然连续输出给第二级磁盘计算模块。通过对这两路数据的交织操作和存储,构造了一个乒乓算子,从而提高了蝶形运算模块的运算效率。

图4是256点快速傅立叶变换的显式运算输出和输入的时序图。对于只有一个数据通道的应用,可以在前一级再次添加,门控电源和数据缓冲寄存器分为两个数据通道,以构建一个数据通道的不间断读取。由于使用了移位寄存器,所以各级使用的寄存器数量是相同的,即N/2 N/4。

其中n为该阶段的DFT运算次数,每一阶段使用的移位寄存器深度逐步增加,从而大大减少了使用的寄存器数量。另外,由于所有级结构相同,点数多的FFT只是在点数少的FFT基础上级数的减少,而且由于移位寄存器的输入相对于RAM不需要简单的地址控制,所以这种结构的FFT处理器具有非常好的可扩展性。【ag体育平台】。

本文来源:官方平台-www.masbsdy.com

Comments are closed.

网站地图xml地图
Copyright @ 2010-2021 ag体育|官方平台 版权所有